举报文档 收藏
/13
帮帮创意 > 其他文档 > csr a6 硬件设计指导文档.doc

csr a6 硬件设计指导文档.doc

csr   a6 硬件设计指导文档.doc
内容要点:
csr a6 硬件设计指导文档,1 章 介绍2 章 启动配置SiRFatlasVI 支持多种启动介质,包括 NAND flash 和 SD 卡以下的表格列出了各种由 X_TEST_MODE[5:0]控制的启动模式,这些管脚内部没有上下拉电阻,所以在系统上电的时候没有默认值,建议使用一个 0-10k的上拉/下拉电阻。使用电源为 VDDIO_RTC。3 章 供电系统VDD_core-- (5A) VDDIO--(2A) VDDIO_L—(1A) CDD_MEN—(3.5A)VCC_SYS5V-(5A) VDDIO-N,VDDIO_RTC,VSS_ADC, 按照 1A 设计,VCC_SYS3V3 -(1A )其他的电源可以按照 0.5~1A 设计3.1 滤波CSR 推荐使用:17 个 100nF/0402 MLCC 滤波电容对 VDD_CORE 进行滤波12 个 220nF/0402 MLCC 电容对 VDDIO_MEM其他的电源使用 100nf 的滤波电容进行滤波。4 章 储存器特征支持 DDR2/DDR3/LPDDR2 器件16 位数据模式支持高达 512MB,A14 和 CS1 同用.支持时钟为 400MHZ 的 DDR2/DDR3支持时钟频率为 333MHZ 的 LPDDR2.支持 1.35V/1.5V 的 DDR3 的所有指令。支持 ODT 功能工作模式数字锁相环锁环/失锁模式;DDR3/LPDDR2 模式;低电压模式开关状态;4.1 原理图设计4.3 PCB layout 指导1,分组:数据组,地址组,2,滤波以及电源走线。3,SI 方面走线注意事项,3W 原则,参考平面,阻抗控制等4 ,误差控制4.4 六层/八层板的 layout 指导4.5 测试点设计在接收端进行测试设计,尤其是对读,写网络的测试。测试点必须放在靠近接收端,并且避免干扰。差分对的测试点设计,在测试点附近放置地测试点/过孔,保证回流。5 章 UART1对于使用 NAND flash 和 SD 卡进行引导多媒体时,使用 UART1 下载非引导图像数据,这就意味着 UART1 必须用来做 NAND flash 和 SD 卡启动模型的调试接口UART1 的 TXD/RXD 管脚可以和 SB1 的 DP/DM 管脚复用,当X_USBONL 为低电平时 UART1 信号可以通过 USB1 端口这是通过判定是否使用 USB(高电平,还是使用 UART1(低电平),在这里 USB 只能是从机模式。只有当 X_USBONL 为高电平时 USB 的信号才可以通过 USB1 端口。6 章 I2C信号线上接 4.7K 的上拉电阻。如果在 I2C 总线上接有多个 I2C 器件,保证这些器件同时上/掉电。否则总线被占用着。8 章 USB对地阻抗 90 欧姆在 USB 网络加上必要的 EMD 器件。9 章 TSC/ADCPCB layout 指导模拟走线尽量短。所有的模拟电路网络使用 AGND 作为参考地,特别是单端信号。处理输入走线的时候特别需要注意,任何的噪声耦合都被当做输入信号,由此会降低ADC 的动态范围。所有参考线,等电平走线,电源走线尽量宽,为了保证走线的阻抗和增大走线宽度,可能需要进行隔层参考。在进行换层的时候,多打过孔。10 章 SD/多媒体SD0/1 采用 SD 和 NAND_flash 共用,只有 SD2 是全接口。SD3 和 SPI 共用,SD5 和 GPS 共用,SD5 有一个固定的电源域所有 SD 信号都必须外加一个 10k 至 100k 的上拉电阻(开漏接口) 。SD 在 3.0V 时支持高达 50m 的时钟频率。和数据以及 CMD 信号相连的上拉电阻必须接到 SD 电

发表评论

暂无评论,赶快抢占沙发吧。

bb****2

在线客服